This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PARALLEL PROCESSING SYSTEM AND DATA TRANSFERRING METHOD

Patent Number:

JP5173991

Publication date:

1993-07-13

Inventor(s):

OKABAYASHI ICHIRO

Applicant(s):

MATSUSHITA ELECTRIC IND CO LTD

Requested Patent:

☐ <u>JP5173991</u>

, apriloction realise

Application Number: JP19920044399 19920302

Priority Number(s):

IPC Classification:

G06F15/16; G06F13/38

EC Classification:

Equivalents:

JP3389610B2

Abstract

PURPOSE:To enable a PE-to-PE communication and improve processor performance. CONSTITUTION:The parallel processing system consists of plural PEs 1a, 1c, and 1d and a network 2 which connects the PEs mutually. The PE 1a is constituted by connecting a processor 3a, a memory 4a, and a data transfer device 5a to a common bus. The data transfer device 5 has three buffers and a data repeating device 6 has two buffers. Data from the PE1a to the PE1d are transferred in the order of the memory 4a, buffer 7a, buffer 10a, buffer 8c, buffer 11e, buffer 9d, and memory 4d as shown by a dotted line. Namely, the PE1c repeats the data by utilizing the buffer 8c. Consequently, neither memory writing nor reading is performed at the repeating PE at the time of an optional PE-to- PE communication, so the overhead at the repeating PE is reduced to improve the transfer performance. Further, the data transfer device performs no bus access, so the bus width is widened and the performance of the processor is improved.

Data supplied from the esp@cenet database - 12



(19)日本国特許庁(JP)

G08F 15/16

(12) 公開特許公報(A)

FI

(11)物舒出類公開衛母

特開平5-173991

(43)公阴日 平成5年(1933)7月13日

技術製示伽所

(51)Int.CL*

級別配码

厅内整理都导

400 N 9190-5L

320 8840-51.

13/38

3 4 0 C 9072-5B

審査請求 衆請求 請求項の数10(全 18 頁)

(21)出题番号

特類平4-44399

(22)出頭日

平成 4年(1992) 3月 2日

(31)優先植主织番号 特顯平3-54529

平3(1991)3月19日

(32)優先日 (33)優先檔主張图

日本(JP)

(71)出版人 000005821

松下電器館爺株式会社

大阪府門瓦市大字門頁1006番地

(72)発明者 岡林 一郎

大阪府門真市大字門真1006番地 松下電器

愈菜株式会社内


(74)代理人 弁理士 小銀治 明 (外2名)

(54) 【発明の名称】 並列処理システムとデーク転送方法 (57)【要約】

【目的】 本発明は並列処理システム に関するものであ り、PE間通信及びプロセサ性能の向上を実現する。 【構成】 並列処理システム は複数のPE1a・1o・1dと、 PE間を相互に接続するネットワーク2で構成される。 PE1aはプロセサ3a、メモリ4a、データ転送装置5aを共通のパスに接続した構成である。データ転送装置5は、 3つのバッファを、データ中継続置6は2つのバッファ を有する。PEIaからPEIdへは、点線で示した様に、 メモリ43、パッファ73、パッファ103、パッファ80、パ ッファ1ie、パッファ9d、メモリ4dとデータを転送す る、即ち、PE1oでパッファ8oを利用してデータを中継 する.

【知果】 任意PE間通信時、中籍PEでのメモリライ。 ト/リードがないので、ここでのオーバーヘッドが軽減 され、転送性能が向上する。また、ここでデータ転送装 置がパスアクセスをしないので、パス幅も広がりプロセ サの性能も向上する.

Process Element PE ネットワーク プロセサ 4 メモリ データ版送装置 data スタッショ 5 データ中総設置 ó うかわける 7~11 パッファ



【特許請求の範囲】

【請求項 11 プロセサと、メモリと、第1,第2,第3の 3つのバッファを有するデータ転送装置を具備する複数 / のプロセサエレメントと、前記報数のプロセサエレメントを前記報数のプロセサエレメントを開発した。 前記報数のプロセサエレメントを開設した。 前記報数のプロセサエレントを申載することで間接的にデータ転送が可能なように接続するるマットワークを備え、データ転送の際に、送り手リは大きななった。 データを開送している。 データを開送している。 アータを対している。 アータを対している。 アータを対している。 アータを対している。 アータを対している。 アータを対している。 アータを対している。 アータを対しては、データを対し、 アータを対し、 アーターターの、 アーターターの、 アーターターの、 アーターの、 アーターの アーター

(騎求項 2) 第1,第2,第3の3つの入出力ポートと、 前記第1の入出力ポートと第2の入出力ポートの間に接 **較された第1のバッファと、前記第1の入出力ボートと** 第3の入出力ポートの間に接続された第2のパッファ と、前記第2の入出力ポートと前記第3の入出力ポート の間に接続された第3のパッファと、前記第1の入出力 ポートから取り込んだデータにタグを付加するタグ生成 部と、外部から前記第1の入出力ポートへデータを入力 する際のアドレスを生成し、かつ入力回数をカウントす るメモリアドレス生成部と、前記第1の入出力ポートか ら外部へデータを出力する際にデータ出力回数をカウン トするカウンタと、前記第1の入出力ボートから出力するデータの一部をアドレスとして取り出し、データ出力の際にはこれを、データ入力の際には前記アドレス生成 部のアドレスを選択して外部に出力する第1のセレクタ と、前記第2の入出力ポートから外部へデータを出力す る際に、外部アドレスを生成する第1の中継アドレス生 成部と、前記第3の入出力ポートへ外部からデータを入 カする際に、外部アドレスを生成する第2の中継アドレ ス生成部と、第2の入出力ポートから外部へデータを出 カする際、前記第1のパッファと前記第3のパッファ出 力の一部を選択する第2のセレクタと、前記第1のバッ ブァからデータを出力する場合には前記第1の中継アド レス生成部の出力を、前記第3のパッファからデータを 出力する場合には前記第3のバッファ出力の他の一部を 選択する第3のセレクタとを具備することを特徴とする データ転送装置。

【請求項 3】第1,第2,第3の3つの入出力ボートと、 前記第1の入出力ボートと第2の入出力ボートの間に接 続された第1のパッファと、前記第1の入出力ボートと 第3の入出力ボートの間に接続された第2のパッファ と、前記第2の入出力ボートと前記第3の入出力ボート の間に接続された第3のパッファと、前記第1の入出力 【請求項 4】第1,第2,第3の3つの入出力ポートと、 第1の入出力ポートと第2の入出力ポートの間に接続された第1のパッファと、前記第1の入出力ポートと第3 の入出力ポートの間に接続された第2のパッファと、前 記第2の入出力ポートと前記第3の入出力ポートの間に 接続された第3のパッファと、前記第1の入出力ポート から取り込んだデータにタグを付加するタグ生成部と、 外部から前記第1の入出力ポートへデータを入力する際 のアドレスを生成し、かつ入力回数をカウントするメモ リアドレス生成部と、前記第1の入出力ポートから外部 ヘデータを出力する際にデータ出力回数をカヴントする カウンタと、前記第1の入出カポートから出力するデー タの一部をアドレスとして取り出し、データ出力の際に はこれを、データ入力の際には前記アドレス生成部のア ドレスを選択して外部に出力する第1のセレクタと、 記第2の入出力ポートから外部へデータを出力する際 に、外部アドレスを生成する第1の中継アドレス生成部 前記第3の入出力ポートから外部ヘデータを出力す る際に、外部アドレスを生成する第2の中継アドレス生 成部と、第2の入出力ポートから外部へデータを出力す る際、前記第1のパッファと前記第3のパッファ出力の 一部を選択する第2のセレクタと、前記第1のバッファ からデータを出力する場合には前記第1の中継アドレス 生成部の出力を、前記第3のバッファからデータを出力 する場合には前記第3のバッファ出力の他の一部を選択 する第3のセレクタと、第3の入出力ポートから外部ペデータを出力する際、前記第2のパッファと前記第3のパッファと前記第3のパッファ出力の一部を選択する第4のセレクタと、前記 第2のバッファからデータを出力する場合には前記第2 の中継アドレス生成部の出力を、前記第3のバッファか らデータを出力する場合には前記第3のバッファ出力の 他の一部を選択する第5のセレクタを具備することを特 敬とするデータ転送装置.

【請求項 5】少なくとも3つの入出力ポートと、第1の 入出力ポートと第2の入出力ポートの間に接続された第

1のバッファと、前記第1の入出力ポートと第3の入出 カポートの間に接続された第2のパッファと、前記第2 の入出力ポートと前記第3の入出力ポートの間に接続さ れた第3のパッファと、前記第1の入出力ポートから取 り込んだデータにタグを付加するタグ生成部と、外部か ら前記第1の人出力ポートへ データを入力する際のアド レスを生成し、かつ入力回数をカウントするメモリアド レス生成部と、前記第1の入出力ポートから外部へデー タを出力する際にデータ出力回数をガウントするガウン タと、前記第1の入出力ポートから出力するデータの一 部をアドレスとして取り出し、データ出力の際にはこれ データ入力の際には前記アドレス生成部のアドレス を選択して外部に出力する第1のセレクタと、第2の入 出力ポートから外部ペデータを出力する場合、前記第1 のパッファ出力の一部と前記第3のパッファ出力の一部 を選択する第2のセレクタと、前記第1のパッファ出力 の他の一部と前記第3のパッファ出力の他の一部を選択 する第3のセレクタと、第3の入出力ポートから外部へ データを出力する場合、前記第2のパッファ出力の一部 と前記第3のバッファ出力の一部を選択する第4のセレ クタと、前記第2のバッファ出力の他の一部と前記第3 のパッファ出力の他の一部を選択する第5のセレクタと を具備することを特徴とするデータ転送装置。

【請求項 6】請求項 2.叉は4記載のタグ生成部は、データの種別を判定する制御情報部と、2回目以降に中継する中継部のアドレスを中継期に示す複数の中継アドレス部と、最終的なデータの格納アドレスを示すメモリアドレス部を有する情報をタグとして付加することを特徴とするデータ転送帳筒。

【請求項 7】請求項 3叉は5記載のタグ生成部は、データの種別を判定する制御情報部と、中継する中継部のアドレスを中継順に示す複数の中継アドレス部と、最終的なデータの格納アドレスを示すメモリアドレス部を有する情報をタグとして付加することを特徴とするデータ転送装置。

【請求項 8】第1,第2の2つの入出力ポートと、Nを2以上の整数としてN個のパッファと、N入力1出力の出力セレクタと、N-1個の2入力1出力の入力セレクタを有し、前記出力セレクタの入力に前記N一トに接続し、前記第2の入出力ボートに表統にし、前記第2の入出力ボートを第1のパッファの入力及び前記N-1個の入力セレクタの入力の一端に接続し、第2から第Nよでのパッファ入力に前記入力セレクタの出力を接続し、Lを持数し、Lを1以下の整数として第2元とを特数とするデータ中継装置。

【請求項 9】プロセサと、メモリと、請求項 2,3のいずれかに記載のデータ転送装置を共通のバスに接続した 構成の複数のプロセサエレメントと、各格子点に請求項 8記載のデータ中継装置を配してここを経由することで

【請求項 10】 Nを2以上の整数として、少なくとも2つのボートを有するN個のプロセサエレメントと、K, Lを1以上N以下の整数として、N×N個の格子点に少なくとも2つのボートを有するバッファ(K, L)を配したるシークを備え、前記第Kのプロセサエレメントの一端をバッファ(K, L)の他端をしが共通に接続し、また前記バッファ(K, L)の他端をしが共通になるように接続し、この共通接続線を前記プロセサエレメントに接続するが、または外部ボートとする構成を第Kのプロセサエレメントからデータを送出する際に、バッファ(K, K)から順次データを送出するデータ転送方法。

[発明の詳細な説明]

[0001]

【産業上の利用分野】本発明は、計算機分野でその将来性が期待されている並列処理システム に係わり、特にブロセッサエレメント間通信に関する。

[00002]

【従来の技術】 一般に並列処理システム は、計算処理を 行なうプロセサエレメント(以下PE)と、PE間のデータ転送を行なうネットワークで構成される。

【0003】以下図面を参照しながら、従来の並列処理システムにおけるPE間適信の一例について説明する。図10は従来の第1の並列処理システムの構成図、図11は従来のデータ性送装置の構成図、図12は従来のデータ中継装置の構成図を示すものである。これらは、電子情報通信学会・集積回路研究会(CD89-152に詳しく述べられている。ここでは、PE、ネットワークの一部を示す。また、データの流れを単列処理システム(図10)について説明する。 基本的には、PE1a,1e,1dとPE間を相互に接続するネットワーク2で構成される。PE1

は全で同一の構成であ り、PE1aを例にとれば、プロゼ け3a,メモリ4a,チータ転送装置5aを共通のバスに接続し た構成であ る。また、チータ転送装置5aは2つのバッフ ァ7a,9aを有する。また、ネットワーク2内部にデータ中 概装置8a,8eを設ける。データ中継装置6a・6eはそれぞれ バッファ10a,10eを有する。ネットワーク2は、任金PE 間通信が第3のPEを1回採由することで可能なもの

(PE間距離が2)である。以上の従来の並列処理システム において、PETaからPEJdへのデータの流れは、メモリ4a、バッファ7a、バッファ10a、バッファ9c、メモリ4c、バッファ7c、バッファ10e、バッファ9d、メモリ4cとなる。これを図1-0中に点線で示す。

【0.005】 続いて、従来のデータ転送装置(図 1 1)について説明する。入出カポート17aはメモリ4に、入出カポート17b、17aはネットワーク2に接続される。入出カポート17aから17bへのデータの流れは次の様になる。メモリアドレス生成部12aよりセレクタ18a経由で、アドレス50aを出カしてメモリリードを行ないデータ51aを入出カポート17aからバッファ7へ取り込む。次に、中継アドレス生成部15aからアドレス50bを出カして、入出カポート17bからデータ51bを出力する。

【0006】また、入出力ポート17cから17aへのデータの流れは次の様になる。中継アドレス生成部15bからアドレス50cを出力して、入出力ポート17cからデータ51cを入力し、バッファ9に取り込む。次に、入出力ポート17aから、メモリアドレス生成部12bよりセレクタ16a程由でアドレス50aを、バッファ9よりデータ51aを出力してメモリライトを行なう。なお、制御部16a・16bはバッファ状態52a・52bを監視する。

【0007】 さらに続いて、従来のデータ中継装置(図12)について説明する。データ516はバッファ10に格納される。制御部31aはバッファ10のリード/ライトを制御する。デコーダ303・306はアドレス506・50cを監視し、自分がアクセスされた際に、トライステートバッファ32c・32cをイネーブルとして、バッファ状態52a・52bを外部へ通過させる。ここでのバッファ状態とは、書き込み側はバッファフル、に読みだし側はバッファエンプティに関するものである。

に関するものである。
【0008】次に、図13は従来のデータ転送方法を示す図である。これは、ネットワーク2が完全クロスパ鋼の例である。PEからのデータ送出順序をデータ中継装置6a-6p内に示す。即ち、最初のステップでPE1aはデータ中継装置6aに、1bは6e、1cは6i、1dは6mに一斉にデータを送出する。次のステップでは、PE1aはデータ中継装置6bに、1bは6f、1cは6j、1dは6nに一斉にデータを送出する。次のステップを送出する。次のステップを送出しなわると最初に戻る出する。以下同様で、端まで送出しなわると最初に戻るよりデータを受信する。

【0009】 最後に、図14は従来の第2の並列処理システム の構成図であ る。これは、電子情報通信学会・コ

ンピュータシステム 研究会CPSY89-1に詳しく述べられている。ここで、PU (プロセッシングユニット) は図14(a)に示す様にメッシュ状に接続されている。各PUは図14(b)に示す様にCPU71、ローカルメモリ72、周辺LS 173を共通のバスに接続した構成である。また、4つのボート75a-dを有し、2ボートRAMであるコネクションメモリ74a-bを介して他PUと通信を行なう。

[0010]

【発明が解決しようとする課題】しかしながら上記の様な第1の並列処理システムでは、中継するPEがデータを一旦メモリにライトしてから再度リードするので、ここでのオーバーヘッドが大きいという問題点を有していた。またメモリアクセスを行なうので、バスネックが発生しプロセサ性能も低下する。

【〇〇11】また、上記の様なデータ転送方式では、最初のステップ株子後PE1aのみがデータ中継装置6a;66,6i,6i,6iに接続されているたの受信可能で、このパスだけに角荷が集中し、システム 全体の転送性能は低下する。【〇〇12】また、上記の様な第2の並列処理システムでは、全PUが同期して隣接するPUと通信する場合は非常に高速であるが、距離の違いPUとの通信は遅い。任意のPE間距離はN×Nのシステムで最大N、平均N/2である。また個々のPUで通信要求がランダムに発生する場合の対応、あるいは他ネットワークへの拡張の2点でも不利である。

【0013】本発明は上記問題点に鑑み、高いプロセサ 性能、高速なPE間通信を実現し、かつ柔軟な並列処理 システム を提供することを目的とする。 【0014】

【課題を解決するための手段】上記問題点を解決するた めに、本発明の並列処理システム は、プロセサと、メモ りと、第1,第2,第3の3つのパッファを有するデータ 転送装置を具備する複数のプロセサエレメントと、前記 複数のプロセサエレメント間で直接または 1 つ以上のブ ロセサエレメントを中継することで間接的にデータ転送 が可能なように接続するネットワークを備えたものであ り、データ転送の際に、送り手となるプロセサエレメン トでは、データ転送装置がメモリまたはプロセサからデ - タを第1のバッファに取り込んでから前記ネットワー クへ送出し、受け手となるプロセサエレメントでは、デ - タ転送装置が前記ネットワークから前記データを第2 のバッファに取り込んだ後、メモリまたはプロセサへ格 納し、中継するプロセエレメントでは、データ転送装置 が前記ネットワークから前記データを第3のバッファに 取り込んだ後、再び前記ネットワークへ送出するもので ある。

【O D 15】また、本発明のデータ転送方式は、少なく とも2つのボートを有するN個(Nは2以上の整数)の プロセサエレメントと、N×N個の格子点を有し、各格 子点を(K, L) (K, Lは1以上N以下の整数)とし、ここに少なくとも2つのポートを有するバッファ(K, L) を配したポットワークを備え、前記第Kのプロセザエレメントの一端をバッファ(K, L) の他端を上が共通に挟続し、またパッファ(K, L) の他端を上が共通になるように接続し、この共通接続線を前記プロセサエレメントに接続するか、または外部ポートとする構成を基本単位として含む並列処理システムにおいて、前記第Kのプロセサエレメントからデータを送出する際に、バッファ(K, K) から順次データを送出するものである。【001.6】

(作用) 本発明の並列処理システムでは、上記した構成によって、PE間で通信を行なう場合に、送り手となるプロセサエレメントでは、データ転送装置がメモリムでは、データ転送装置がよった。 受け手となるプロセサがらデータを第1のパップドーとなるプロセウトウークへ送出する。 送装置が不後、メモリまとがインファースを第2のパッファに取り込んだ後、メモリまとメントでは、データ転送装置がネットアークへがは、ファに取り込んだ後、再びネットト/ いたがは、ファに取り込んだ後、再びネットト/ いたがは、ファにでのオーバーへ、ドが超がパートントがないので、ここことまた、データ転送さいの性能もないので、バス幅も広がリロセサの性能もしないので、バス幅も広がリロセサの性能もしたが、バス幅も広がリロセサの性能もした。

【0017】また、本発明のデータ転送方式では、NxN個(Nは2以上の整数)の格子点を有するクロスバ網に対して、第Kのプロセサエレメントは、格子点(K、K)から頂次データを送出するので、受信の際特定のバスにトラフィックが集中することはなく、転送性能が向上する。

[0.0.18]

【実施例】以下本発明の実施例について、図面を参照しながら説明する。

【0019】これらの実施例では説明及び図面の簡単化のため、データの流れを一方向に限定する。また、ネットワークは、任意PE間通信が第3のPEを1回経由することで可能なもの(PE間距離が2)である。

【〇〇2〇】本発明の第1の実施例における並列処理システム の全体構成図(図6)を説明する。これはPE数4の並列処理システム であ る。図5の構成によりPE間距離2を実現する。図1はこの抜粋と考えてよく、PE1a、データ中継装置6a、PE1c、データ中継装置6e、PE1cと接続されることがわかる。

【0021】図1は本発明の第1の実施例における並列 処理システム の構成図である。基本的には、PE1a・1c・1dとPE間を相互に接続するネットワーク2で構成される。制御線を含めた全体的な接続は、図7を用いて後ほと説明する。

【OO22】PEは全て同一の構成であ り、PEIaを例

にとれば、プロセサ3a、メモリ4a、データ転送装置5aを 共通のバスに接続した構成である。また、データ転送装置5aは3つのバッファ7a・8a・9aを有する。また、ネット ワーク2内部にデータ中継装置6a・6eを設ける。データ中 継装置6aはパッファ10a・11aを、6eはパッファ10e・11eを 有する。以上の並列処理システムにおいて、PE1aから PE1dへのデータの流れは、メモリ4a、バッファ7a、バッファ10a、パッファ8c、バッファ11e、バッファ9d、メ

モリ44となる。これを図1中に点線で示す。 【ロロ23】 ここで、データを中継するP自10において、データ転送装置5cはデータ中継装置6aから受信したデータを内部のパップァ8c軽由でデータ中継装置6eに送出する。ここで、メモリ4のアクセスを伴わないので、転送速度の向上及びパス幅の拡大の両者が同時に可能となる。

【0024】以下、本実施例を実現するための要集技術であるデータ転送装置、データ中継装置等について順次説明する。

【0025】まず、第1のデータ転送装置について説明する。図2は、本発明の第1の実施例におけるデータ転送装置の構成図である。入出力ボード17aはメモリ4に、17b,17cはネットワーク2のバッファ中継装置6に接続される。

【〇〇25】入出力ボート17aから17bへのデータの流れは次の様になる。メモリアドレス生成部12aよりセレクタ18a経由で、アドレス50を出力してメモリリードを行なう。データ51を入出力ボート17aから取り込み、タグ生成部13の出力をタグとしてデータに付加した後、バッファ7へ取り込む。次に、中継アドレス生成部15aからセレクタ18c経由でアドレス50b、バッファ部7からセレクタ18c経由でデータ51bを入出力ボート17bより出力する。ここで、メモリアドレス生成部12aはリード回数のカウントも行なう。タグについては、図4を用いて後ほど説明する。

【0027】また、入出力ポート17cから17aへのデータの流れは次の様になる。中継アドレス生成部15bからアドレス50cを出力して、入出力ポート17cからデータ51cを入力し、パッファ9に取り込む。次に、入出力ポート17aから、パッファ9の出力の一部をセレクタ18a経由でアドレス50に、パッファ9の他の一部をデータ51に出力してメモリライトを行なう。ここで、カウンタ14はライト回数のカウントを行なう。

【〇〇28】最後に、入出力ボート17cから17cへのデータの流れは次の様になる。中継アドレス生成部15bからアドレス50cを出力して、入出力ボート17cからデータ51cを入力し、タグ変換部131でタグ部分を変換したのちバッファ8に取り込む。次に、アドレス50bとしてバッファ8の出力の一部をセレクタ18c4程由で、データ51bとしてバッファ部8の出力の他の一部をセレクタ18b程由でそれ、カンファ部8の出力の他の一部をセレクタ18b程由でそれ、カンファ部8の出力の他の一部をセレクタ18b程由でそれでれ入出力ボート17bより出力する。即ち中継アドレス

として、メモリからネットワークへの転送時は中継アドレス生成部15a出力を、ネットワークからネットワークへの転送時はデーダの一部を用いる。またメモリアドレスとして、リード時はメモリアドレス生成部18a出力を、ライト時はデータの一部を用いる。

【0029】なお、制御部16a、16bはデータ中継装置のパッファ状態52a、52bを監視する。ここでは、入出力ポート17b、17cを単方向としたが、これは双方向でもよい。図15はこれを示したもので、第1の実施例におけるデータ転送装置を双方向にした場合の構成図である。この場合はパッファ7、8、9、内部線を双方向化した上で、セレクタ18e、18dを入出カポート17cの側に設ける。タグ変換部131は1つであるので、データの流力が入出カポート17cの場合はパッファ8入力時、入出カポート17bの場合はパッファ8出力時にタグの変換をすることになる。

【0030】次に、第2のデータ転送装置について説明する。図3は本発明の第2の実施側におけるデータ転送装置の構成図である。基本的には図2と同様であるが、入出カボート17aから17bへのデータの流れに若干の相違点があるのでこれについて説明する。メモリアドレスながあるのでこれについて説明する。メモリアドレスはがあるのでこれについて説明する。メモリアドレスでよりを出力が、カート17aから取り込み、タグ及び中継アドレス生成部130の出力をタグとしてデータに付加した後、パッファが7の取りの一部をセレクタ180程由で、データ516としてパッファが7の取りの一部をセレクタ180程由で、データ516としてパッファが7の助り一部をセレクタ180程由で、データ516としてパッファが7の出り出力がある。即ち中継アドレスとして、メモリアータの転送時、ネットワークからネットはデータの一部を用いる。図3ではダグ及び中継要階15aで生成したアドレスを、図3ではダグ及び中継アドレス生成部130で生成することになる。

【0031】ここでは、入出力ボート17b,17cを単方向としたが、これは双方向でもよい、図16はこれを示したもので、第2の実施例におけるデータ転送装置を双方向にした場合の構成図である。この場合はバッファ7、8、9、内部線を双方向化した上で、セレクタ18e,18dを入出力ボート17c側に設ける。タグ変換部131は1つであるので、データの流れが入出力ボート17c->入出力ボート17bの場合はバッファ8入力時、入出力ボート17cの場合はバッファ8出力時にタグの変換をすることになる。

【0032】次に、タグ生成部13で生成するタグについて、本実施例におけるデータ形式の構成図である図4を用いて説明する。データはデータ部24とタグ部で構成される。タグは、データの種別(属性・形式等)を示す制御情報部20、現在の転送が第何ステップであるかを示す回数部21、2回自以降に中継する中継部のアドレスを中継順に示す複数の中継アドレス部22。22、最終的なデ

- 夕の格納アトレスを示すメモリアトレス部23を備える。図4(a)が送出、中継PE間、図4(b)が中継、受信PE間のデータの形式である。図1の例では図4(a)がPEIa-Id間のデータの形式である。

【0033】図1を用いてタグとアE間通信の関係につ

いて説明する。データ転送装置は図3の構成とする。デ - タ転送装置5aのタク及び中継アドレス生成部130で、 制御情報部20に制御情報を、回数部21には回数を、中継 アドレス部22aにはデータ中継装置6aのアドレスを、中 継アドレス部22bにはデータ中継装置6eのアドレスを。 メモリアドレス部23にはメモリ44のアドレスをそれぞれ 示したタグを生成・付加する。これが図 4 (a) であ る。例として、制御情報部20はデータ長を示す3、回数 部21は一回目を示す 1、中継アドレス部22aはデータ中 継続置6aが手前にあるのでり、中継アドレス部22bも0 を付加する。データ転送装置5aは、中継アドレス部22a。 を送出してデータ中継装置6aヘデータを送出す る。ここで制御情報部20の3はデータ長が2の3乗つま りBワードである音等を含む。次にデータ転送装置5cの タグ変換部i31ではデータ中継装置6aからデータを取り 込み、回数部21を2回目を示す2にし、中継アドレス部 22aを削除して図4(b)に示す形式に変換後、中継ア トレス部22b、O、を送出してデータ中継装置6eヘデータを送出する。 最後に、データ転送装置5dではデータ中 継装置6eからデータを取り込んだ後、メモリアドレス部 23を出力してメモリ4dヘデータをライトする。データ部 が8ワードであ るので、メモリアドレス部23に示すアド レスより順次8ワードライトすることになる。

【0034】ここで、データ取り込みに関して、候補となるデータ中継装置が複数ある場合は、順次スキャンしてデータの準備されたものから取り込めばよい。これら一連の動作で、データ転送装置はネットワークから受けたデータを再度ネットワークに送出するか、メモリにライトするが決める必要がある。これは例えば、回数部21を見て判断すればよい。また、別の方法としてデータ中継装置にPE間距離に相当する複数のバッファを準備し、ある特定のバッファからのデータはメモリ、その他はネットワークと決めれば回数部21は不要となる。これは、図5にて後ほど説明する。

【0035】また、データ転送装置が図2の構成の場合には、図4の中継アドレス部22は存在せず、代わりに中継アドレス生成部15aが一回目の中継アドレスを生成することになる。なお、タグの構成としては回数部21の代わりに、複数の中継アドレス部の最後に終了符号を付ける形式も可能である。

【0035】さらに別の方法として、タグ変換をせず図4(a)の形式のままで、1回目は22aを、2回目は22bを中継アドレスとして送出する方法もある。この場合は図2等におけるタグ変換部13tは不要であるが、セレク

タ18cで 1、2回目で選択するビット位置を変える必要が生じる。また少しではあ るが、タグのビット数が大きくなる。

【0037】データ毎にアドレス情報が付加された以上の構成により、送り手及び受け手のPEが損数で、かつデータ数が損数で、また流れる順序がランダム な場合でも、複雑な制御なして、確実に転送が実現できる。

【0038】 さて次に、データ中継装置について説明する。図5は本発明の実施例におけるデータ中継装置の構成図である。データ中継装置には2つのモードを有する

【0039】第1のモードは、1本のバッファとして動作するもので、入力セレクタ35はバッファ10出力を、出力セレクタ34はバッファ11出力を選択する。バッファ10及び11を連続した1本のバッファとして使用する。動作は従来例(図12)と同様である。即ち、制御部314はバッファ10、11のリード/ライトを制御する。デューダ30a・30bはアドレス50b・50cを監視し、自分がアクセスされた際に、トライステートバッファ32a・32bをイネーブルとして、バッファ状態52a・52bを外部へ通過させる。この時、制御部31b,トライステートバッファ32c・32d はディスエーブルである。

【0040】第2のモードは、2本のバッファを並列に 動作させるもので、入力セレクタ35は入出力ボート36a と、出力セレクタ34は妥に応じてバッファ10または11 出力を選択する。パッファ10及び11を独立な2本のバッファとして使用する。

【0.0 4 1】制御部31aはバップァ10のリード/ライトを、制御部31bはバッファ11のリード/ライトを制御する。デコーダ30a・30bはアドレス50b・50cを監視し、自分がアクセスされた際に、トライステートバッファ32a-32 dをイネーブルとして、バッファ状態52a-52d を外部へ、通過させる。ここでのバッファ状態とは、書き込み側はバッファフル、読みだし側はバッファエンプティに関するものであ り、バッファ状態52a・52bがバッファ10に、バッファ状態52c・52dがバッファ11にそれぞれ対応する

【0042】第2のモードでは、データ中継装置6に P E間距離2に相当する2本のバッファが存在することになる。 データ中継装置6a・6eでは、バッファ10a・10eが 1 回目、バッファ11a・11eが2回目のデータを格納する。 従って、データは前記した様に図1の点線の流れとなる。

【〇〇43】データ転送装置5 は、データ中継装置の2つのパッファ状態を監視して、送受可能な方とデータのやりとりを行なう。ここで、データ転送装置5cがパッファ10aから取り込んだ時はパッファ9cにそれぞれ格納する制御を行なうことで、図4のタグの回数部21は不要となる【〇〇44】第3のPEを介するPE間通信時、本デー

ダ中継装置の第1のモードを用いるデータ中継装置を用いた場合はデッドロックが発生するが、本データ中継装置の第2のモードを用いることで、1回目と2回目のデータが独立に扱えるので、デッドロックが回避できるが、ここの事情について説明する。

【0045】図17は本発明のデータ中継装置(第1のモード)を用いた場合の転送の様子を示す図、図18は本発明のデータ中継装置(第2のモード)を用いた場合の転送の様子を示す図である。ここでは、P.E.16, 1a, 1e間でデータが流れる場合について考える。また簡単化のためパッファ7,8,9は1.段、図17でパッファ10d,10a,10fは2段、図18でパッファ10d,10a,10f;11d,11a,11fは1.段とする。

【0046】送信、中継、受信PEとデータの関係は次の機になる。

送信PEIb->中継PEIa->受信PEIc : データc1,c 2,c3,c4

送信PE1a->中継PE1c->受信PE1b : データb1,b2.b3.b4

送信PE1c->中継PE1b->受信PE1a : データa1, a 2, a3, a4

データ中継装置(第1のモード)を用いた場合では、図17に示す様な状態に陥った場合にデッドロックとなる。ここで例えばP目16はデータc44またはa2を送出したいが、データ中継装置6dのバッファ10dがフルであるので話れない。データ中継装置6dはデータc3を吐き出したいがc3が入るべきバッファ8aがフルであるので転送できない。バッファ8aに空きが生じるためにはバッファ10 aに空きが生じる必要があるが、データb3が入るべきバッファ8cが空くかのにはバッファ10fが空く必要があるが、そのためにはバッファ10fが空く必要がある。そのためにはバッファ10fが空く必要がある。そのためにはバッファ10fが空く必要がある。そのためにはバッファ10fが空く必要がある。そのためにはバッファ10fが空く必要がある。このためにはバッファ8bが空く必要がある。そのためにはバッファ10fが空く必要がある。そのためにはバッファ10fが空く必要がある。このためにはバッファ8bが空く必要がある。そのためにはバッファ10fが空く必要がある。この様にはガッファ10fが空く必要がある場合にデッドロックが発生する可能性が高い。

【0047】データ中継装置(第2のモード)を用いた場合では、図17に相当する状態が図18(a)である。例えばデータ中継装置6dについてみればパッファ10dに1回目の転送途中のデータc3、パッファ11dに2回目の転送途中のデータa1が格納される。

【0048】次のサイクルではデータa1がバッファ9a、データc1がバッファ9c、データb1がバッブァ9bに転送される。この状態を示したのが図18(b)である。バッファ9a,9c,9bのデータはメモリにライトされるのでこれらのバッファにはすぐ空きが生じる。こうなると例えばPE1bはデータa2をバッファ11d程由でバッファ9aに送れる。バッファ8bに空きが生じるのでバッファ10fのデータa3がバッファ8bに転送可能となる。以下同様に順次データが流れデッドロックは生じない。

【0049】以上により、ランダム な通信要求が発生した場合でも確実に動作できる。また1回目と2回目のデータの優先度付けを適切に行なうことで転送性能も向上する。また直接PE間で転送する場合は、第1のモードで大きなパッファリングが可能となる。

【0050】データ転送装置とデータ中継装置間の制御 線を含めた信号線の接続の様子を図すに示す。データ中 継装置などは、6aと6cの信号線が共通に接続される。中 継アドレスによりアクティブなデータ中継装置が選択されてデータ・アドレスが受け渡される。またバッファ状 地は選択されたデータ中継装置のみが出力し、他のデー タ中継装置はハイインピーダンスである。 【0051】次にネットワークでのアドレス・データの

【0.0.5.1】次にネットワークでのアドレス・データの 形式を、本発明の実施例におけるアドレス・データ構成 図である内閣を用いて開始する。ここでは、原名

図であ る図8を用いて説明する。ここでは、図8 (e),(b) 2つの例を示す。一般に並列処理システム ではメモリとネットワークでのバス幅が異なり、ネットワーク側が狭くなる。そのため、ネットワークとのインターフェースでデータ幅の変換が必要となる。

【00.52】図8(a)では、データ転送装置1aからデータ中継装置6a間のデコーダ30aヘアドレス50bが入力される。データ51b(アドレス以外)は、データ転送装置1aの出力ラッチ40に格納された後、セレクタ41で分解されて、データ中継装置6aへ入力される。図8(b)では、アドレス50b及びデータ51bはデータ転送装置1aの出力ラッチ40に格納された後、セレクタ41で分解されたダンチータ中継装置6aへ入力され、アドレス50bはデコーダ30aへ、データ51bは内部へ入力される。図8(b)は、データ中継装置6aへ入力される。図8(b)は、データにアドレス情報が含まれ、データ中継装置は入力がチータを常に監視し、自分のアドレスに対応するものが手のなる。図8(a)にデータを取り込むデーターフロー的な制度なる。図8(a)に比べて、制御ロジックは担強になり、転送量も多いが、データ転送装置とデータ中継装置間の配換数は少なくなる。

【0053】最後に、本発明の実施例におけるデータ転送方法について図9、図19で試明する。図9は本発明の実施例におけるデータ転送方法を示す図、図1年就ける時間と転送レートの関連図である。図9は、ネットワーク2が完全クロスパ鋼の例である。図9は、ネットワーク2が完全クロスパ鋼の例である。図9からのデータ送出頂序をデータ中継装置6a-6p内に示す。即ち、最初のステップでPETaはデータ中継装置6aに、1bは6f、1cは6k、1dは6pに日斉にタ中地・選する。次のステップでは、PETaにデータ中・選出する。次のステップでは、PETaにデータ中・選出する。以いたは6k、1cは8i、1dは6mに一手を送出いに受ける。以より最初のステップ終了後、全でのPEで受信が可能はないのステップ終了を全を観音る。1bは6f、1cは8k、1dは6pよりそれぞれデータを受信でである。ステムは6kのよりでサークの負荷が偏らないので、システム全体の転送効率が向上する。これを図19に示す。

時間1で1つのチャネルでのみ送受が行なわれるので転送レートは1である。時間2で転送レート2、3で3、4で4と増えて行きその後減少し、時間7で休了する。これを点線で示す。本変施例では実線で示した様に時間1-4で全チャネルが動作つまり転送レートが4であり、時間4で転送は株了する。

【0054】なお、本例は既に説明した図6の様に部分的にクロスパを有するシステム に適用可能である。また、最初に述べた様に、ここではデータの流れを一方向に限定したが、パッファの双方向化、セレクタなど一部の回路を2つ持つことで、二方向の流れにも容易に対応できる。

【0055】また、PE間距離が2の並列処理システムについて述べたが、タグの中継アドレス、データ中継装置のバッファ本数をNとすることで、PE間距離がNの 動列処理システム に拡張可能であ る。またこれらを組み合わせて、各種の形態のネットワークを実現することが可能となる。

[0056]

【発明の効果】以上述べてきた様に、本発明の並列処理システムでは、任意PE間通信時、中継PEでのメモリライト/リードがないので、ここでのオーバーヘッドが経滅され、転送性能が向上する。また、データ転送装置がバスアクセスをしないので、バス幅も広がりプロセサの性能も向上する。

【0057】また本発明のデータ転送方式では、ネットワークの食荷が分散する、つまり受信側のPEが均等に動作できるので、システム 全体の転送性能が向上する。【0058】さらに、本発明のデータ転送装置、データ中継装置を用いることで、各種のネットワークを有する並列処理システム が構成できる。

【0059】単体プロセサの計算機性能及び半導体技術の限界が見えてきた現在、並列処理システムへの期待は非常に大きく、本発明は極めて有用なものである。

【図面の簡単な説明】

【図1】本発明の第1の実施例における並列処理システム の構成図

【図2】本発明の第1の実施例におけるデータ転送装置 の構成図

・ 【図3】本発明の第2の実施例におけるデータ転送装置 の構成図

【図4】本発明の実施例におけるデータ形式の構成図

【図5】本発明の実施例におけるデータ中継装置の構成 図


【図 6】本発明の第 1 の実施例における並列処理システム の全体構成図


【図7】同実施例における接続詳細図


【図8】本発明の実施例におけるアドレス・データ構成 ◎


[図 1 1] 従来のデータ転送装置の構成図 [図 1 2] 従来のデータ中聴装置の構成図を示す図 【図13】従来のデータ転送方法を示す図 [図14]従来の第2の並列処理システム の梯成図 【図 15】第1の実施例におけるデータ転送装置を双方 向にした場合の様成図 【図 1 6】第1の実施側におけるデータ転送装置を双方 向にした場合の構成図 【図17】データ中継装置(第1のモード)を用いた場 合の転送の様子を示す図 【図18】データ中継装置(第2のモード)を用いた場 合の転送の様子を示す図 【図 1 9】 本発明の実施例におけるデータ転送方法にお ける時間と転送レートの関連図 【符号の説明】 PE (プロセサエレメント) 2 ネットワーク プロセサ メモリ データ転送装置 6 データ中継装置 7-11 パッファ 12 メモリアドレス生成部 13 タグ生成部 カウンタ 中継アドレス生成部 15


16 制御部 入出力ポート 17 18 セレクタ 20 制御情報部 回数部 21 中舘アドレス部 88 メモリアドレス部 23 24 デー タ部 デコーダ 30 3 1 パッファ制御部 3 2 トライステートバッファ 出力セレクタ 34 35 入力セレクタ 36 入出力ポート 40 出力ラッチ セレクタ 41 アドレス 50 5 1 データ 5 2 パッファ状態 PU(プロセッシングユニット) 7 D CPU 7 1 ローカルメモリ 7 2 73 周辺LSI 74 コネクションメモリ 75 ポート 130 タグ及び中継アドレス生成部 131 タグ変換部









































[図14]



[図11]

17a,17b17c 入出力ポート

